Fraunhofer IIS/EAS选用Achronix的嵌入式FPGA(eFPGA)来构建异构Chiplet
作者 | Achronix2023-05-09

硅谷圣克拉拉和德国德累斯顿,2023年5月——为了持续致力于为半导体市场提供行业领先的解决方案,先进封装解决方案设计领域的领先应用研究机构Fraunhofer IIS/EAS,以及业内唯一可同时提供高端FPGA和嵌入式FPGA(eFPGA)半导体知识产权(IP)解决方案的独立供应商Achronix半导体公司(Achronix semiconductor Corporation)日前共同宣布:双方已达成合作伙伴关系,共同构建异构chiplet解决方案,以验证其在先进的高性能系统解决方案中的性能和互操作性。

Fraunhofer研究所为大多数最先进的封装技术提供系统概念、设计服务和快速原型设计,并将在其下一个项目中充分利用Achronix的Speedcore™ eFPGA IP。相关多芯片系统解决方案将由多个chiplet组成,它们将被用于探索芯片间(chip-to-chip)的事务层互连,诸如束线(BoW)模式和通用chiplet高速互连协议UCIe。

各种chiplet正在迅速地被用于高性能、异构多芯片解决方案中,与通过印刷电路板上传统连接线连接的分立化器件相比,chiplet具有更低的延迟、更高的带宽和更低的成本。本项目将涵盖的一个关键应用是高速ADC与Achronix®的eFPGA IP的连接,用于雷达以及无线和光通信中的预处理。Achronix的Speedcore eFPGA IP在该应用中发挥着重要作用,具有低延迟和可重构性,同时可提供许多应用所需的高性能数据加速。

该项目的成果将创建一个适用于诸如5G/6G无线基础设施、先进驾驶员辅助系统(ADAS)和高性能测试和测量设备等应用的演示平台。此次合作的结果将在稍后的新闻稿中公布,最终将可以为所有正在寻求与其半导体chiplet接口兼容的半导体市场参与者提供支持。

热门文章
宇视科技推出“梧桐”行业大模型5月9日,宇视科技推出“梧桐”行业大模型,计划今年7月面向首批合作伙伴开放梧桐1.0-rc版,并推出对接“梧桐”的AI长尾算法云训练平台、边缘AI推训一体机、交互式数据驾
2023-05-09
X